德科立 layout 招聘（工资待遇要求）

德科立 layout 薪酬区间: 8K - 10K，其中100%的岗位拿￥8-10K

￥8-10K

100%的岗位拿

说明：岗位平均工资是以企业发布的招聘岗位为分析依据，建议结合职位类型及学历地区经验等查看。

德科立 layout 历年工资变化

说明：数据取决于当年在线职位薪酬样本，并不能完全代表企业内部真实情况。仅供参考。

德科立 layout 历年需求趋势

德科立 layout 历年招聘量变化

德科立 layout 是做什么的

取自德科立近一年相关招聘职位

PCB Layout工程师
无锡 | 本科以上 | 2026-07-08
7千-1万

1.根据硬件工程师提供的原理图，独立完成多层高速PCB板的布局、布线工作，确保设计满足信号完整性、电源完整性及制造装配可靠性要求；
2.参与PCB叠层结构设计，制定阻抗控制方案，输出叠层文件及阻抗计算报告，与板厂沟通确认可制造性；
3.负责高速信号布线及EMC/EMI设计优化，负责PCB设计后期的DRC检查、可制造性（DFM）及可测试性（DFT）审核，输出Gerber、ODB++、钻孔文件、坐标文件等生产数据，完成与板厂的EQ沟通及生产确认；
4.配合硬件工程师、SI/PI工程师、结构工程师完成设计评审，协助解决样机调试阶段的Layout相关问题；
任职要求：
1、学历：本科及以上学历；
2、专业：电子、自动化、机电、通信等相关专业；
3、工作经验：要求5年以上工作经验；
4、技能要求：
（1）熟练使用Cadence Allegro PCB Designer进行复杂板卡、多层板卡设计，熟悉OrCAD Capture CIS原理图工具，能够独立完成原理图符号创建、封装匹配、网表导入与更新等交互操作；
（2）熟悉Allegro封装库管理，能独立创建和验证封装；
（3）精通布局布线时的各类约束规则设置，能够根据阻抗要求、电气要求、结构要求合理设置PCB规则；
（4）具备PCB叠层与生产工艺基础知识，熟悉盲埋孔、HDI、背钻、盘中孔等应用设计；
（5）具备SI/PI基础知识，能够使用SI9000计算阻抗并设置相应约束规则，熟悉高速信号及电源完整性设计要求；
（6）熟悉PCB生产流程及装配工艺，熟悉IPC标准，能够在设计阶段充分考虑器件布局对焊接与装配的影响，能够独立完成DFM/DFT检查，输出完整的生产资料包，并负责与板厂、装配产线进行沟通；
（7）具有通信设备（如DCI设备、OTN/PTN传输设备、交换机、路由器、光模块等）Layout经验者优先；
（8）熟悉DDR、PCIe、业务芯片及光模块SerDes等高速接口Layout规范者优先；
（9）具备Ansys Electronics、Cadence Sigrity、ADS等电磁/信号完整性仿真软件使用经验者优先；
更多