矽恩 designer 招聘（工资待遇要求）

矽恩 designer 薪酬区间: 10K - 50K，其中100%的岗位拿￥10-50K

***  ? 10-15K ***  ? 30-50K

矽恩 designer 薪酬区间：10K-50K，最多岗位拿 10-15K，取自近一年 4 个相关岗位，截至 2026-11-01

￥10-50K

100%的岗位拿

说明：岗位平均工资是以企业发布的招聘岗位为分析依据，建议结合职位类型及学历地区经验等查看。

矽恩 designer 历年工资变化

说明：数据取决于当年在线职位薪酬样本，并不能完全代表企业内部真实情况。仅供参考。

招聘学历要求：本科最多

50% 本科 50% 硕士

矽恩 designer 需要什么学历？本科占比最多，占50%，硕士占50%

按学历统计

矽恩 designer 工资按学历统计，本科工资￥12.5K，硕士工资￥40.0K。

招聘经验要求：1-3年最多

75% 1-3年 25% 3-5年

矽恩 designer 需要什么经验？ 1-3年占比最多，占75%，3-5年占25%

按经验统计

矽恩 designer 工资按经验统计，1-3年工资￥21.7K，3-5年工资￥40.0K。

矽恩 designer 招聘地区：主要分布在合肥，武汉

合肥￥12.5K 50%(2) 򀀩

武汉 򀀩

矽恩 designer 在哪些城市有办公地点？主要分布如下：合肥占50%，想知道其他城市分别占比多少？请点击该模块查看，统计依赖近一年招聘职位，仅供参考。

矽恩 designer 历年需求趋势

矽恩 designer 历年招聘量变化

矽恩 designer 是做什么的

取自矽恩近一年相关招聘职位

IC Designer （Digital）数字IC设计工程师
武汉-洪山区 | 3-5年 | 硕士以上 | 2026-09-23
20000-40000

Essential Functions:
1、负责全芯片静态时序分析（STA），审核并优化SDC约束，配合后端APR团队完成时序收敛;
2、负责芯片DFT可测性设计，生成测试向量、分析测试覆盖率，排查并解决DFT设计问题，持续优化芯片可测性与测试覆盖率；
3、基于Tcl、Python、Bash等脚本语言，搭建、优化设计自动化流程，实现综合、时序分析、DFT设计、报告输出等流程自动化，提升项目研发效率；
4、配合APR团队完成项目迭代、时序收敛及技术对接工作；
5、负责数字模块的规格定义、方案设计、文档编写，独立完成Verilog RTL代码设计、功能仿真与验证工作，保障设计合规、可靠;

Qualifications:
1、具有3年及以上数字设计工作经验。
2、熟悉数字芯片设计流程，熟练掌握verilog语言。
3、熟练使用EDA工具，熟悉DFT基本理论和设计流程。
4、熟练使用脚本语言Tcl/Perl/Python/bash完成设计自动化流程。
5、具备较强支持数字电路APR的能力。
6、优秀的职业素养，良好的沟通能力和团队精神。
7、具备积极主动的工作态度。
更多
IC Designer（Analog）模拟IC设计工程师
武汉 | 1-3年 | 硕士以上 | 2026-09-08

20-40k·13薪 򀀩
Layout Designer版图设计师
合肥 | 1-3年 | 本科以上 | 2026-09-08

8-15k·13薪 򀀩