开天股份 fpga 招聘（工资待遇要求）

一、 任职要求：
1、本科及以上学历，电子、自动化、微电子等相关专业；
2、至少完整参与过 1-2 个包含 “模拟信号采集 + 数字处理” 的项目（如电压 / 电流采集分析系统）；
3、熟练掌握 Verilog/VHDL，能独立完成复杂模块（如多通道 ADC 同步采集、数字滤波（FIR/IIR）、实现常用的接口协议，如SPI、I2C、UART、千兆网等）的架构设计与优化；
4、精通 FPGA 开发工具与时序分析（如 Vivado/Quartus）和仿真工具（ModelSim）），能解决中等复杂度的时序收敛问题；
5、深入理解模拟信号采集链路（如 ADC 动态性能指标、抗干扰设计），能独立设计 ADC 驱动逻辑并优化采集精度；
6、掌握 FFT 等算法的 FPGA 实现逻辑（不仅依赖 IP 核，能自定义优化点数、资源占用），能处理算法与硬件结合的问题（如数据位宽匹配、流水线设计）；
7、熟悉至少一种高速信号接口（如 LVDS、SGMII）或视频接口（如 HDMI 1.4、MIPI D-PHY）的协议与设计，能独立完成接口时序约束与调试；
8、具备板级调试能力，能使用示波器、逻辑分析仪定位 FPGA 与外围芯片（如 ADC、视频芯片）的交互问题；
9、高效的问题定位能力，能快速解决复杂系统故障；良好的英文文献阅读能力（需查阅芯片手册、技术文档）；团队协作意识强，能跨部门沟通（硬件/测试团队）。
二、岗位职责：
1、从事嵌入式产品软件设计开发
2、独立负责子系统设计（如 “模拟信号采集 + 实时 FFT 分析” 子模块），包括需求分析、架构设计、代码实现、仿真验证；
3、设计并优化高速信号接口（如 1Gbps LVDS）或视频接口（如 HDMI 数据接收）的逻辑，解决接口调试中的常见问题（如信号抖动、时序不匹配）；
4、负责 FPGA 时序约束与分析，确保关键路径（如 ADC 采样时钟、FFT 运算单元）满足时序要求；
5、参与系统联调，主导 FPGA 侧问题排查（如采集数据异常、算法输出错误），并输出解决方案；
6、编写详细设计文档与测试报告，指导初级工程师开展工作；
7、参与技术方案评审，对模块接口、资源占用提出优化建议。
三、福利待遇：
1、入职即享受六险一金，各种节假日福利；
2、提供早、午餐（免费），交通补贴；
3、 广阔的职业发展空间与晋升机会。