dft设计工程师岗位职责

工作职责
1.负责DFT相关设计和验证，包括scan, mbist, boundary scan；
2.编写DFT相关sdc，并配合后端完成timing signoff、power Analysis等工作；
3.负责IP DFT特性的集成和验证；
4.负责DFT流程的开发与维护；
5.负责ATE测试向量交付；
任职资格
1.微电子/通讯类相关专业本科及以上学历，3年以上相关工作经验；
2.熟悉逻辑综合、DFT理论和方法，有大规模芯片成功投片经验者优先；
3.熟练使用 tessent工具，熟悉Design compiler， Formality， Primetime等工具；
4.熟练使用linux操作系统，能够掌握一种脚本语言，包括Tcl，Perl，Python等；
5.有良好的团队合作精神和沟通能力；

工作职责：1.优化和维护DFT诊断-良率提升平台，负责ATE测试数据分析和Diagnosis；
2.配合产品工程团队进行低良分析，提供诊断向量，分析诊断结果；
3.根据诊断结果、测试条件、GDS、工艺数据等信息推论失效模型，完成失效分析样品选定；
4.协助PFA分析，确定失效根因，为工艺改进和设计优化提供数据支持；
5.参与制定芯片测试策略和测试流程，提升测试覆盖率，降低测试成本。
任职资格：1.熟悉MentTessent DFT & Diagnosis Flow；
2.熟悉JTAG/SCAN/MBIST/ATPG等技术；
3.熟悉YieldInsight、SiliconInsight等分析工具；
4.熟悉ATE测试流程，有FAB工作经验者优先；
5.优秀的职业素养和良好的沟通协调能力。

岗位职责
1. 方案设计：主导芯片DFT架构规划，制定SCAN、MBIST、JTAG等可测性设计方案及测试策略，输出设计规范。
2. 逻辑实现与验证：完成DFT逻辑集成、RTL约束编写，执行ATPG向量生成、故障仿真及时序分析，确保设计功能与时序收敛。
3. 测试优化：分析测试覆盖率盲点，优化测试向量、功耗与时间，满足量产测试要求。
4. 跨团队协同：联动前后端及ATE团队，支持CP/FT量产测试、芯片回片调试与良率提升，定位并解决联调问题。
5. 流程优化：维护DFT工具环境，编写自动化脚本，提升设计效率与交付质量。
6. 文档交付：输出DFT设计文档、测试报告，跟进芯片测试问题并完成根因分析与整改。
任职要求
1. 学历与经验：硕士及以上学历，微电子、集成电路等相关专业，5年以上数字芯片DFT设计经验。
2. 技术能力：精通SCAN、MBIST、JTAG等DFT技术，熟悉IEEE 1149.1标准；熟练使用Tessent、TetraMax等工具，掌握DC、STA流程。
3. 开发技能：具备Verilog/SystemVerilog基础，能编写RTL与时序约束；熟悉TCL/Python/Perl脚本自动化。
4. 项目经验：有SoC/MCU或数模混合芯片DFT实现、ATE联调及量产良率提升经验者优先。
5. 综合素质：严谨细致，具备强问题分析、跨团队协作能力。