ic后端工程师岗位职责

1、负责高速通信/高精度信号链类芯片的数字电路从netlist到gds2的物理实现，包括floorplan，place，cts，route等流程；
2、负责顶层/子模块电路的时序收敛，EMIR检查，物理设计规则检查等工作；
3、负责搭建并维护优化相关流程环境及脚本库，协助数字前中端和模拟前端完成交付检视验收工作；
4、负责撰写数字后端技术文档及设计报告。
任职资格：
1、本科及以上学历，微电子、集成电路、电子信息、通信、计算机等相关专业；
2、3年以上数字芯片后端设计经验；
3、具备主流厂家成熟/先进工艺项目经验；
4、熟练使用PR工具，具备熟练的脚本技能（tcl，perl，python等）；
5、具备良好的沟通能力和团队合作精神，拥有负责的工作态度和专业的职业素养。

职责描述：
1、参与基于工艺节点(28nm、14/12nm、7/5nm)的GPU和高速数模混合电路接口和交换类模块芯片的设计、流片、验证；
2、负责从netlist到GDS signoff的后端交付工作，完成顶层或模块级设计的布局布线、时钟树综合等；
3、芯片的物理验证（DRC/LVS/IR）和时序验证(静态时序分析)。
任职要求：
1、电子工程、微电子、通信、自动化等理工类相关专业，本科及以上学历，基础扎实，2年以上相关学习或项目经验；
2、深刻了解集成电路物理设计的基本概念和知识，熟练使用perl/tcl/shell等脚本语言，熟悉数字综合时序验证；
3、有学习新的相关技术和工具的热情，具有逻辑和创造性的思维能力，具有英语交流能力，沟通和解决问题的能力；
4、严谨务实，有责任心、上进心，良好的团队精神，良好的价值观。
工作地点：武汉、苏州、西安，成都、珠海、大连

工作职责
一、负责芯片从网表到GDS的后端物理实现，包括布局规划，时钟树生成（CTS）， 布局布线，时序优化和收敛，以及GDS的物理验证。详情如下：
1.负责芯片的逻辑综合，形式验证，STA signoff等工作；
2.根据芯片的时序要求，确定芯片时序收敛方案，制定芯片级和模块机的SDC；
3.参与芯片时钟和复位方案的制定和优化；
4.和前端，后端设计团队配合完成芯片*终Tapeout的timing signoff。
二、自上而下设计流程（Top-Down Design Flow），参与制定芯片性能/面积/功耗层面的设计目标；
三、与不同功能模块的设计团队合作保证功能模块的顺利集成；
四、优化后端设计自动化的流程和提高团队设计开发效率。
任职要求
一、电子工程、微电子或者相关学科硕士以上学历；
二、5年以上芯片设计经验，专注于半导体行业（如存储器、处理器等）；
三、熟练使用主流P&R流程工具（Synopsys、Cadence的相关P&R工具），具备综合与物理设计的实际动手能力和闭环经验；
四、具有从netlist到GDS整个流程的实际经验，包括布局规划，power gird，时钟树生成(CTS)，布局布线设计，时序收敛，IR-drop，lvs/drc；
五、具备扎实的时序分析知识与signoff的技能；
六、熟练的脚本编写技能（Tcl，perl, shell)；
七、具备DFT/DFM相关经验的优先；
八、良好的沟通能力和团队精神，能够在精干的团队环境里高效率的发挥自己的能力。