格见半导体 ea 招聘（工资待遇要求）

格见半导体 ea 薪酬区间: 50K - 50K，其中100%的岗位拿￥50K以上-50K以上

￥50K以上-50K以上

100%的岗位拿

说明：岗位平均工资是以企业发布的招聘岗位为分析依据，建议结合职位类型及学历地区经验等查看。

格见半导体 ea 历年工资变化

说明：数据取决于当年在线职位薪酬样本，并不能完全代表企业内部真实情况。仅供参考。

格见半导体 ea 历年需求趋势

格见半导体 ea 历年招聘量变化

格见半导体 ea 是做什么的

取自格见半导体近一年相关招聘职位

数字后端leader
上海-浦东新区 | 本科以上 | 2026-01-14
60000-90000

岗位职责：
1.主导芯片后端全流程开发，包括但不限于：
o综合（Synthesis）
o布局布线（Place & Route, P&R）
o时钟树综合（CTS）
o时序收敛（Timing Closure）
o功耗优化（Power Integrity）
o物理验证（DRC/LVS/ERC/ANT）
o可制造性设计（DFM）
2.确保芯片PPA（性能、功耗、面积）*优，并满足高可靠性要求（如信号完整性SI、电迁移EM、热效应等）。
3.搭建和优化后端设计流程，提升团队效率，确保高质量交付。
4.解决复杂时序问题，包括跨时钟域（CDC）、OCV/AOCV/POCV分析、高频时钟树优化，精通SDC约束编写及时序例外（False Path/Multicycle Path）处理。
5.低功耗设计优化，熟悉UPF/CPF流程，优化动态/静态功耗。
6.带领后端团队，培养技术骨干，提升团队整体能力。
7.与前端设计、验证、封装测试团队紧密协作，确保芯片一次性流片成功。
任职要求：
1.10年以上数字后端设计经验，成功主导过多颗芯片的Tape-out，具备独立承担全芯片后端开发的能力。
2.精通后端全流程工具，包括但不限于：
①布局布线：Cadence Innovus / Synopsys ICC2
②时序分析：PrimeTime
③寄生参数提取：StarRC
④物理验证：Calibre
3.优秀的脚本能力（Tcl/Python/Perl等），能优化流程、提升自动化水平。
4.熟悉DFM规则，确保芯片可制造性，解决信号完整性（SI）、电迁移（EM）等问题。
5.具备低功耗设计经验（UPF/CPF），熟悉功耗仿真流程。
6.良好的团队管理能力，能带领5-10人后端团队高效协作。
更多