发现好公司发现好客户

联发科 engineer 招聘（工资待遇要求）

联发科 engineer 薪酬区间: 20K - 50K，其中100%的岗位拿￥20-50K

***  ? 20-30K ***  ? 30-50K

联发科 engineer 薪酬区间：20K-50K，最多岗位拿 30-50K，取自近一年 3 个相关岗位，截至 2026-11-05

￥20-50K

100%的岗位拿

说明：岗位平均工资是以企业发布的招聘岗位为分析依据，建议结合职位类型及学历地区经验等查看。

联发科 engineer 历年工资变化

说明：数据取决于当年在线职位薪酬样本，并不能完全代表企业内部真实情况。仅供参考。

招聘学历要求：硕士最多

100% 硕士

联发科 engineer 需要什么学历？硕士占比最多，占100%

按学历统计

硕士￥35.0K

联发科 engineer 工资按学历统计，硕士工资￥35.0K。

招聘经验要求：1-3年最多

66.7% 1-3年 33.3% 不限

联发科 engineer 需要什么经验？ 1-3年占比最多，占66.7%，不限占33.3%

按经验统计

1-3年￥32.5K

联发科 engineer 工资按经验统计，1-3年工资￥32.5K。

联发科 engineer 招聘地区：主要分布在合肥，北京

合肥￥40.0K 66.7%(2) 򀀩

联发科 engineer 在哪些城市有办公地点？主要分布如下：合肥占66.7%，想知道其他城市分别占比多少？请点击该模块查看，统计依赖近一年招聘职位，仅供参考。

联发科 engineer 历年需求趋势

联发科 engineer 历年招聘量变化

联发科 engineer 是做什么的

取自联发科近一年相关招聘职位

SeniIC Verification Engineer（MBJ）
北京-朝阳区 | 1-3年 | 硕士以上 | 2025-12-15
20000-35000

岗位职责：
开发和维护SoC/IP验证流程，参与芯片不同层级的验证，具体工作包含但不限于：
1）验证相关工具和流程的开发及维护；与EDA vendor合作，跟进和推广业界领先的IC验证方法学
2）RISC-V IP 验证，包含CPU core，L1/L2 cache, cache coherency unit, etc.
3）SoC level DFT design verifcation, 含ATPG, MBIST, LBIST(Logic BIST), HSAT(High Speed Access & Test), etc., 包含 simulation, formal verification, emulation 等验证手段

任职要求：
1）有2年以上的IC验证经验
2）熟悉IC前端设计的流程, 熟悉Linux工作环境, 熟悉脚本语言 (Perl, Python, Tcl等)
3）微电子、计算机、电子工程、通信工程、自动化等相关专业，硕士及以上学历
4）开放，友善，有效的沟通方式和技巧，较强的学习能力和解决问题能力
5）具备良好的英文交流技巧和Presentation经验
更多
DRAMC Verification Engineer
合肥 | 1-3年 | 硕士以上 | 2026-07-16

20-40k·15薪 򀀩
ISP Verification Engineer
合肥 | 不限经验 | 硕士以上 | 2026-06-07

20-40k·15薪 򀀩

北京招聘engineer的热门公司

更多

北京 engineer 招聘工资待遇

更多

工资占比最多

较去年变化

北京 engineer 工资多少？拿30-50K工资占比最多

发现好公司，发现好客户

北京公司名录  北京“其他类”招聘比较多的公司  北京“计算机/网络/技术类”招聘比较多的公司  北京“销售类”招聘比较多的公司  北京“酒店/餐饮/旅游/服务类”招聘比较多的公司  北京“客户服务类”招聘比较多的公司  北京“经营管理类”招聘比较多的公司  北京“技工类”招聘比较多的公司  北京“建筑/房地产/装饰装修/物业管理类”招聘比较多的公司  北京“贸易/物流/采购/运输类”招聘比较多的公司  北京“电子/电器/通信技术类”招聘比较多的公司  附近的公司 

由百度提供