晟联科 fa 招聘（工资待遇要求）

晟联科 fa 薪酬区间: 30K - 50K，其中100%的岗位拿￥30-50K以上

***  ? 30-50K ***  ? 50K以上

晟联科 fa 薪酬区间：30K-50K，最多岗位拿 30-50K，取自近一年 4 个相关岗位，截至 2026-10-07

￥30-50K以上

100%的岗位拿

说明：岗位平均工资是以企业发布的招聘岗位为分析依据，建议结合职位类型及学历地区经验等查看。

晟联科 fa 历年工资变化

说明：数据取决于当年在线职位薪酬样本，并不能完全代表企业内部真实情况。仅供参考。

招聘学历要求：本科最多

75% 本科 25% 硕士

晟联科 fa 需要什么学历？本科占比最多，占75%，硕士占25%

按学历统计

晟联科 fa 工资按学历统计，本科工资￥40.0K，硕士工资￥50.0K。

招聘经验要求：3-5年最多

75% 3-5年 25% 不限

晟联科 fa 需要什么经验？ 3-5年占比最多，占75%，不限占25%

按经验统计

3-5年￥40.0K

晟联科 fa 工资按经验统计，3-5年工资￥40.0K。

晟联科 fa 招聘地区：主要分布在上海

上海￥42.5K 100%(4)

晟联科 fa 在哪些城市有办公地点？主要分布如下：上海占100%，想知道其他城市分别占比多少？请点击该模块查看，统计依赖近一年招聘职位，仅供参考。

晟联科 fa 历年需求趋势

晟联科 fa 历年招聘量变化

晟联科 fa 是做什么的

取自晟联科近一年相关招聘职位

FAE现场应用工程师
上海-浦东新区 | 3-5年 | 本科以上 | 2025-10-26
25000-35000

职位描述：

1. 高速接口的售前技术支持，包括Serdes(56G,112G), UCIE, PCIE等IP产品；

2. 能够与客户探讨SOC的应用，挖掘客户IP需求，帮忙并引导客户使用公司IP产品；

3. 能够准确获取客户的技术要求及定制化需求，并能与研发团队讨论准备技术方案；

4. 协助销售/市场团队，精准挖掘潜在客户和IP需求；有效传递市场竞争现状和趋势；

5. 能够给目标客户介绍公司相关IP产品及应用方案，为客户提供技术推广和培训；

6. 能够配合内部相关团队，推进项目按计划实施；

7. 能够及时响应并回复客户的问题，提高客户满意度并维护稳定的客户关系。

职位要求：

1. 通信/计算机/电子等相关专业本科或以上学历

2. 了解并熟悉ASIC/FPGA开发设计流程

3. 具有一个或多个高速接口的“设计”或”验证“或”支持“或”测试”的经验，包括但不限于DDR，SerDes，UCIE，PLL等

4. 要求能够组织对客户的技术会议、对客户进行产品展示、对客户和销售提供相关培训。

5. 具备良好的中英文书面和口头沟通表达能力

6. 具有高性能计算，AI，GPU、CPU等行业领域知识为佳

7. 对Floorplan、信号走线、封装走线、封装、参考时钟分布有经验者，可加分

8. 懂芯片测试设备（示波器、误码仪）并对SerDes的TX抖动，RX jitter tolerance等熟悉的，可加分

9. 熟悉通信系统，熟悉信道均衡、时钟恢复、纠错码等，可加分

10. 要有一定的学习能力和适应能力

11. 能接受短期出差
更多
FAE总监
上海-浦东新区 | 硕士以上 | 2026-08-15

60000-90000 򀀩