ip设计岗位职责

岗位职责
1、参与数字IP的规格制定；
2、负责IP中模块级别的文档撰写、RTL设计及配套验证任务；
3、承担IP模块级别在性能、功耗、面积（PPA）方面的优化工作；
4、配合验证团队，共同推进Block级和Top级验证的完成。

岗位要求
1、本科及以上学历，具备三年以上ASIC设计背景，掌握数字IC设计流程；
2、精通Verilog进行RTL编码，熟练操作EDA工具，具备独立处理技术难题的能力；
3、具备Verilog代码在PPA层面的优化实践经历；
4、熟悉Linux操作系统，掌握至少一种脚本语言（Python/shell/tcl/perl等）；
5、有复杂IP开发经历者优先考虑（如PCIE/ETH/AMBA总线/ARM/RISC-V/DDR/MIPI/NOC/SERDES等）；
6、具备良好的沟通协作能力与团队合作意识。
【工作内容】1、参与数字IP的规格制定；2、负责IP中模块级别的文档撰写、RTL设计及配套验证任务；3、承担IP模块级别在性能、功耗、面积（PPA）方面的优化工作；4、配合验证团队，共同推进Block级和Top级验证的完成。
【基本条件】1、本科及以上学历，具备三年以上ASIC设计背景，掌握数字IC设计流程；2、精通Verilog进行RTL编码，熟练操作EDA工具，具备独立处理技术难题的能力；3、具备Verilog代码在PPA层面的优化实践经历；4、熟悉Linux操作系统，掌握至少一种脚本语言（Python/shell/tcl/perl等）；5、有复杂IP开发经历者优先考虑（如PCIE/ETH/AMBA总线/ARM/RISC-V/DDR/MIPI/NOC/SERDES等）；6、具备良好的沟通协作能力与团队合作意识。

岗位职责
1、 参与数字IP的技术规格制定；
2、 负责IP中模块级别的文档撰写、RTL设计及配套验证任务；
3、 承担IP模块层级的性能、功耗、面积（PPA）优化工作；
4、 配合验证团队，共同推进模块级和顶层级的验证流程。

岗位要求
1、 本科及以上学历，具备三年以上ASIC设计背景，掌握数字IC设计全流程；
2、 熟练运用Verilog进行RTL编码，熟练操作EDA工具，具备独立处理技术难题的能力；
3、 具备Verilog代码在性能、功耗、面积方面的优化实践经验；
4、 熟悉Linux操作系统，掌握至少一种脚本语言（如Python/shell/tcl/perl等）；
5、 有复杂IP开发经历者优先考虑（如PCIE/ETH/AMBA总线/ARM/RISC-V/DDR/MIPI/NOC/SERDES等）；
6、 具备良好的沟通协作能力与团队合作意识。
【工作内容】1、 参与数字IP的技术规格制定；
2、 负责IP中模块级别的文档撰写、RTL设计及配套验证任务；
3、 承担IP模块层级的性能、功耗、面积（PPA）优化工作；
4、 配合验证团队，共同推进模块级和顶层级的验证流程。
【基本条件】1、 本科及以上学历，具备三年以上ASIC设计背景，掌握数字IC设计全流程；
2、 熟练运用Verilog进行RTL编码，熟练操作EDA工具，具备独立处理技术难题的能力；
3、 具备Verilog代码在性能、功耗、面积方面的优化实践经验；
4、 熟悉Linux操作系统，掌握至少一种脚本语言（如Python/shell/tcl/perl等）；
5、 有复杂IP开发经历者优先考虑（如PCIE/ETH/AMBA总线/ARM/RISC-V/DDR/MIPI/NOC/SERDES等）；
6、 具备良好的沟通协作能力与团队合作意识。

岗位职责：

主要工作内容为FPGA逻辑电路设计、功能验证、IP集成等

1.了解FPGA内部结构，使用过Xilinx、Altera或其他国产FPGA，熟悉器件的基本IP；
2.了解FPGA逻辑设计流程，熟悉Verilog；
3.了解linux和modelsim，使用过VCS/verdi是加分项；
4.具有一定的软件编程能力，如python、C；
5.有高速接口/视频图像、或工控相关项目经验是加分项


岗位要求：
1.硕士及以上学历,微电子/电子工程/通信工程等相关专业。
2.学习欲望强，能承担压力
3.能良好的和部门同事沟通,推进项目